【드래곤 스포츠】 보증업체놀이터추천홍보 : 프로그램제작판매제작의뢰 : 스포츠분석 : 무료스포츠중계tv : 섹시bj움짤 : 뉴스 : 안구정화

로그인

글쓰기

[IT뉴스]포스텍-유니스트, 세계 최고 수준의 고성능 유전막 기술 개발…플라즈마 기반 유전막 신공정 제시

온카뱅크관리자

2025-10-13 08:47:32

<div id="layerTranslateNotice" style="display:none;"></div> 
 <div class="article_view" data-translation-body="true" data-tiara-layer="article_body" data-tiara-action-name="본문이미지확대_클릭"> 
 <section dmcf-sid="bL54h95rsG">
 포스텍(POSTECH) 기계공학과·반도체대학원 안지환 교수 연구팀과 유니스트(UNIST) 반도체소재부품대학원 김병조 교수 공동 연구팀이 차세대 반도체 소자의 성능을 높일 새로운 공정 기술을 개발했다.
 스마트폰, 노트북, 슈퍼컴퓨터까지 모든 전자기기에는 데이터를 잠시 저장하는 작은 공간이 필요하다. DRAM과 같은 메모리 반도체 소자가 이러한 역할을 담당하는데, 반도체 소자가 점점 작아지고 더욱 얇은 막으로 제작되다 보니 전기가 새거나 안정성이 떨어지는 문제가 있었다. 
 <figure class="figure_frm origin_fig" contents-hash="0460d2258383b4e8ba6430ba6579aa96d5506167262fcbfd484b1d95cf4fd4a8" dmcf-pid="2aFPvfFOmy" dmcf-ptype="figure">
 <img alt="안지환 포스텍 교수(왼쪽)와 김병조 유니스트 교수" class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202510/13/etimesi/20251013084540199pptl.jpg" data-org-width="700" dmcf-mid="qGzJXMzTrX" dmcf-mtype="image" height="auto" src="https://img1.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202510/13/etimesi/20251013084540199pptl.jpg" width="658">
 <figcaption class="txt_caption default_figure">
 안지환 포스텍 교수(왼쪽)와 김병조 유니스트 교수
 </figcaption>
 </figure>
 DRAM 속 커패시터라는 작은 부품은 데이터를 담는 전기 그릇과 같다. 이 그릇이 전기를 잘 저장하려면 전기를 효율적으로 담을 수 있는 '고유전막' 벽이 필요하다. 그 중에서도 '알루미늄이 도핑된 산화 티타늄(ATO)'은 유전율이 높고, 전류의 누설도 막아줄 수 있는 소재이다. 하지만, 기존 '원자층 증착(ALD)' 공정으로 제작할 경우, 도핑된 알루미늄으로 인해 격자 구조의 정렬이 저하되고 산소 결함이 생기면서 소재가 불안정해지고 전류가 새는 문제가 발생했다.
 연구팀은 '포스트 도핑 플라즈마(PDP) 공정'을 새롭게 도입했다. 원자층 증착된 산화 티타늄 유전막 위에 산화 알루미늄 원자층을 한 층 증착한 뒤, 표면에 아르곤(Ar)과 산소(O₂) 플라즈마(번개처럼 기체가 전기적으로 활성화되어 이온 등 활성종으로 존재하는 상태)를 노출시켰다. 
 <figure class="figure_frm origin_fig" contents-hash="d43d11fd77f4cba4301762c4bb37503e7a7ac214c50d2b7ae3ca5eedc7411400" dmcf-pid="4kueGQuSES" dmcf-ptype="figure">
 <img alt="연구를 통해 구현된 차세대 원자층 공정 및 시뮬레이션 모식도" class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202510/13/etimesi/20251013084541464zedf.jpg" data-org-width="700" dmcf-mid="BSluc3loEH" dmcf-mtype="image" height="auto" src="https://img4.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202510/13/etimesi/20251013084541464zedf.jpg" width="658">
 <figcaption class="txt_caption default_figure">
 연구를 통해 구현된 차세대 원자층 공정 및 시뮬레이션 모식도
 </figcaption>
 </figure>
 그러자 플라즈마 이온의 운동 에너지가 박막 표면에 전달되어 알루미늄 원자가 유전막 내부로 퍼지고 흐트러졌던 격자 구조의 재정렬을 유발하는 동시에 산소가 부족한 자리도 채워졌다. 마치 전자를 담는 그릇의 벽이 단단하고 매끄럽게 정렬됨과 같은 효과가 일어난 것이다.
 실험 결과, 이 공정을 거친 DRAM 커패시터는 전기를 저장하는 능력인 유전율이 30% 높아지고, 전류가 새는 양(누설전류)은 최대 40배 가까이 줄었다. 이어 시뮬레이션을 통해 플라즈마 속 아르곤 이온이 유전막 표면에 에너지를 전달해 알루미늄 원자가 격자 구조 내 제자리를 찾아가 결정 구조를 재정렬하는 원리까지 밝혀냈다. 이는 단순히 소자의 성능을 높이는 것을 넘어, 원자 수준에서 소재의 움직임과 구조를 이해하고 이를 실제 반도체 제작 공정에서 구현했다는 점에서 큰 학술적·실용적 의미가 있다.
 안지환 포스텍 교수는 “이번에 개발한 원자층 공정 기술은 DRAM뿐 아니라 차세대 전자 소자와 에너지 저장 장치에도 폭넓게 활용할 수 있다”라며, “세계적인 반도체 경쟁에서 한국의 기술력을 강화하는 기반이 될 것”이라고 강조했다.
 김병조 유니스트 교수는 “플라즈마와 물질이 상호작용하는 원리를 원자 수준에서 밝혀낸 것 자체가 의미가 크다”라며, “이번 성과는 글로벌 반도체 경쟁 속에서 우리나라 공정 기술의 경쟁력을 높이는 계기가 될 것”이라고 했다.
 한편, 이번 연구는 최근 극한 제조 분야 최우수 국제 학술지인 'International Journal of Extreme Manufacturing'에 게재됐으며, 삼성전자, 교육부 대학중점연구소, 산업통상자원부 산업혁신인재성장지원사업, 한국과학기술정보연구원 국가슈퍼컴퓨팅센터 및 UNIST 슈퍼컴퓨팅센터의 지원을 받아 수행됐다.
 포항=정재훈 기자 jhoon@etnews.com
 </section> 
 </div> 
 Copyright © 전자신문. 무단전재 및 재배포 금지.

댓글 총 0개

이번주 포인트랭킹

매주 일요일 밤 0시에 랭킹을 초기화합니다.

14,000상품권
23,000상품권
32,000상품권

업체홍보/구인 더보기

지식/노하우 더보기

판매의뢰 더보기

포토 더보기